Jak odhadnout využití FPGA pro navrhování se práce jako jádro?

hlasů
1

Byl jsem zvažuje nějaký starší generaci FPGA na rozhraní se stávajícím systému. Takže chci dobrý způsob, jak odhadnout, jak je nezbytné, velký prostor k nahrazení ASIC vzhledem ke svému počtu tranzistor.

  • Má Verilog VHDL oproti vliv na využití? (Podle jednoho z našich dodavatelů ovlivňuje načasování, takže využití zdá pravděpodobné).
  • Jaký vliv mají dílů různých výrobců mají na to? (Actel architektura je výrazně odlišná od Xilinx‘, např. Očekávám, že některé‚váhu‘založený na toto téma.)
Položena 27/08/2009 v 01:30
zdroj uživatelem
V jiných jazycích...                            


2 odpovědí

hlasů
1

Tato diskuse původem z comp.arch.fpga nasvědčuje tomu, že je to docela složité, včetně faktorů, jako je to, co prostor vs. rychlost kompromisy jste požádal VHDL (nebo verilog) kompilátor, aby se, atd. Když si uvědomíte, že VHDL je zdrojem kód a implementace FPGA to je objektový kód, uvidíte, proč to není jednoduché.

„FPGA vs ASIC“ uvádí, že „design vytvořený dobře pracovat na FPGA je obvykle hrozný na ASIC a design vytvořený pro ASIC nemusí pracovat vůbec na FPGA (samozřejmě v původní frekvence)“.

Vyhledá na Googlu FPGA ASIC vrata mohou mít další užitečné informace.

Odpovězeno 27/08/2009 v 03:49
zdroj uživatelem

hlasů
0

Verilog vs. VHDL má malý skutečný rozdíl na rychlost nebo využití. To je více souvisí s množstvím kódu budete muset zadávat (více o VHDL) a silné vs slabé-psaní.

Marketingové brány pro prodejců FPGA jsou nafouknuté. Altera vs. Xilinx jsou podobné využití. Podívejte se na vzpomínkách (pokud je náročné na paměť) a číslo obrátí; která bude pravděpodobně stačit.

Podívejme se, co podobný jádro vyžaduje, například pokud je potřeba udělat chybové kódování jádro, podívejte se na jádro Reed-Solomon.

Odpovězeno 08/09/2009 v 17:55
zdroj uživatelem

Cookies help us deliver our services. By using our services, you agree to our use of cookies. Learn more